第二章 （2）触发器


触发器概述


- 定义 — 能够存储1位二值（0或1）信号的基本单元电路
- 特点
  1. 具有两个能自行保持的稳态（1态或0态）
  2. 外加触发信号时，电路的输出状态可以改变
  3. 触发信号消失后，能将获得的新态保存下来
- 区别
  - 门电路 — 输出与当时的输入有关，与原来的状态无关
  - 触发器 — 输出与当时的输入和原来的状态均有关
- 集成电路
  - 门电路和触发器均用小规模集成电路实现
  - 均有TTL和CMOS两种类型

基本触发器（SR）

SR的含义 — 置位S、复位R

或非门实现





或非门基本SR触发器特性表

S_D	R_D	Q^{n+1}	说明
1	1	×	非法
1	0	1	置 1
0	1	0	置 0
0	0	Q	保持


$$\begin{cases} Q^{n+1}=S+\overline{R}Q \\ SR=0\ (约束条件) \end{cases}$$

特征方程（卡诺图化简）

状态转换图

特点
- 高电平有效
  - S端有效（=1），Q直接置位1
  - R端有效（=1），Q直接复位0
- 输入有约束 — S和R不能同时有效（均为1），否则输出不互反

与非门实现





与非门基本SR触发器特性表


$\overline{S}_D$	$\overline{R}_D$	Q^{n+1}	说明
0	0	×	非法
0	1	1	置 1
1	0	0	置 0
1	1	Q	保持

特点
- 低电平有效
  - S端有效（=0），Q直接置位1
  - R端有效（=0），Q直接复位0
- 输入有约束 — S和R不能同时有效（均为0），否则输出不互反

优缺点
- 优点 — 足够简单
- 缺点 — 不受时钟控制

同步触发器（SR、D）

同步SR



同步SR触发器特性表


CP	S	R	Q^{n+1}	说明
0	×	×	Q	保持
1	0	0	Q	保持
1	0	1	0	置 0
1	1	0	1	置 1
1	1	1	×	非法

当CP=1时同基本SR

含异步置位/复位
- $\overline{S}_D$ 为异步置位端，$\overline{R}_D$ 为异步复位端（置位/复位应在 CP = 0 时进行）
- 触发器在 CP 控制下正常工作时，应使 $\overline{S}_D$、$\overline{R}_D$ 处于高电平

缺点
- 输入有约束 — S和R不能同时有效
- 存在空翻
- 抗干扰能力差

同步D




D触发器特性表

CP	D	Q^{n+1}	说明
0	×	Q	保持
1	0	0	置 0
1	1	1	置 1

$Q^{n+1}=D$ 特征方程

状态转换图




优点：克服对输入的约束

边沿触发器（D、JK、T）

边沿的含义
- CP的作用沿
  - 0 —> 1 — 上升沿
  - 1 —> 0 — 下降沿
- 边沿触发器 — 触发器的次态仅在CP的作用沿改变
  - 优点：克服空翻现象，抗干扰能力强

边沿D



边沿D触发器特性表

CP	D	Q^{n+1}	说明
$\overline{0}$	×	Q	保持
$\overline{1}$	0	0	置 0
$\overline{1}$	1	1	置 1

CP=~0，时钟无效：下降沿、0时刻、1时刻

CP=~1，时钟有效：上升沿

工作原理
1. CP=0，TG1和TG4导通、TG2和TG3截止
2. CP=1，TG1和TG4截止、TG2和TG3导通
3. 状态Q仅在CP从0变1的瞬间（上升沿）改变
4. 两段式：D —> Q1 —> Q

边沿JK




边沿JK触发器特性表

CP	J	K	Q^{n+1}	说明
$\overline{0}$	×	×	Q	保持
$\overline{1}$	0	0	Q	保持
$\overline{1}$	0	1	0	置 0
$\overline{1}$	1	0	1	置 1
$\overline{1}$	1	1	$\overline{Q}$	取反


$Q^{n+1}=J\overline{Q}+\overline{K}Q$ 特征方程

状态转换图



优点：输入无限制，无空翻，电路分析简单

边沿T




T触发器特性表

CP	T	Q^{n+1}	说明
0	×	Q	保持
1	0	Q	保持
1	1	$\overline{Q}$	取反

$Q^{n+1}=T\overline{Q}+\overline{T}Q=T\oplus Q$ 特征方程

状态转换图




触发器产品

输入端无限制，时钟控制触发器产品只有两大类
- JK触发器
- D触发器


逻辑功能转换 — JK触发器可以转换成SR、T、D触发器

逻辑功能转换

$JK\to SR$	$JK\to T$	$JK\to D$
$J=S,\ K=R$	$J=K=T$	$J=D,\ K=\overline{D}$



集成触发器



- 74LS112
  - 功能 — TTL门电路构成，下降沿触发，边沿双JK触发器
- 74LS74
  - 功能 — TTL门电路构成，上升沿触发，边沿双D触发器
- CC4013 CD4013
  - 功能 — CMOS门电路构成，上升沿触发，双D触发器
- CC4027 CD4027
  - 功能 — CMOS门电路构成，上升沿触发，双JK触发器

Presented with xmind